Návrh PCB telekomunikační základní pásma
5G DU karty | O-RAN základní pásmo | linkové karty | synchronizační a zpětné rozhraní
Navrhněte telecom baseband PCB desky pro hustou DDR paměť, vícegigabitové SERDES, synchronní Ethernet, PCIe sítě a těsně sekvenované napájecí větve jader. Upřednostňujte kontinuitu referencí, disciplínu hodin, tepelnou rezervu a výrobně proveditelnou únikovou trasu před čistě optimalizací na úrovni schématu.
Praktický průvodce návrhem PCB pro telecom baseband: sekvencování napájení, plánování DDR a SERDES, synchronní Ethernet, PCIe a skladba vrstev pro desky 5G.
Klíčové poznatky
- •Základní pásmové SoC, FPGA, přepínače a optika často potřebují více úzce sekvenčních napájecích větví s rychlou transientní odezvou. Udržujte smyčky PDN kompaktní, vyčleňte dostatek mědi pro startovací proud a izolujte citlivé zdroje PLL nebo transceiveru od hlučných přepínacích stupňů.
- •Paměťové sběrnice a multi-gigabitové kanály selhávají nejdříve při přechodech mezi vrstvami, při zapojování konektorů a špatném plánování rozvodu.. Uzamkněte uspořádání vrstev včas, zachovejte souvislé odkazy, ovládejte pomocí náhradních bloků a vyhněte se nucení kritických tras přes zaneprázdněné úniky BGA.
- •Telekomunikační desky provozují vysoké využití po dlouhou dobu, takže zkreslení, klidové fluktuace a ztráta při vložení často kolísají s teplotou. Rozptýlejte teplo v blízkosti ASICů a klecí, chraňte průchody vzduchu a umístěte hodiny, testovací body a rozhraní pro správu tam, kde zůstane uvedení do provozu a diagnostika v terénu praktická.
- •Pravidla pro včasné rozdělení zabraňují pozdějším přepracováním, když diferenciální páry ztrácí rezervu kvůli odbočkám, výměnám nebo přeplněným rohům BGA.
Běžné telekomunikační základní desky
| Typ desky | Typické datové rychlosti | Klíčové rozhraní | Hlavní zaměření návrhu |
|---|---|---|---|
| 5G distribuovaná jednotka základní desky | 10G na 25G uplinky, široké DDR sběrnice | Ethernet, PCIe, __TERM___TERM_DDR4____TERM_DDR5____, SyncE | SERDES rozbočení, časování paměti a distribuce hodin s nízkým jitterem |
| O-RAN Deska pro rádiové řízení / Fronthaul | 10G na 25G fronthaul s časovacími propojeními | eCPRI Ethernet, hodiny ve stylu JESD, PMBus | SI na straně konektoru, integrita časování a disciplinované sekvencování napájení |
| Karta linky telekomunikace nebo dceřiná karta přepínacího fabricu | 25G na 56G pásů s vysoce vývodovými ASICy | Zadní deska, PCIe, referenční hodiny, správa Ethernet | Ztrátový rozpočet, prostřednictvím řízení výstupku, návratové kontinuity a tepelného rozptylu |
| Mikrovlnný nebo přístupový modemový základní deska | Datové cesty 1G až 10G plus přesné časování | SGMII, RGMII, DDR, SPI, rozvod hodin | Dělení smíšených signálů, čisté napájení PLL a přístup k ladění |
Požadavky na PCB telekomunikační základny
Integrita napájení a sekvenování napájecích větví
Základní pásmové SoC, FPGA, přepínače a optika často potřebují více úzce sekvenčních napájecích větví s rychlou transientní odezvou. Udržujte smyčky PDN kompaktní, vyčleňte dostatek mědi pro startovací proud a izolujte citlivé zdroje PLL nebo transceiveru od hlučných přepínacích stupňů.
DDR, SERDES a referenční kontinuita
Paměťové sběrnice a multi-gigabitové kanály selhávají nejdříve při přechodech mezi vrstvami, při zapojování konektorů a špatném plánování rozvodu.. Uzamkněte uspořádání vrstev včas, zachovejte souvislé odkazy, ovládejte pomocí náhradních bloků a vyhněte se nucení kritických tras přes zaneprázdněné úniky BGA.
Tepelná rezerva, taktování a servisovatelnost
Telekomunikační desky provozují vysoké využití po dlouhou dobu, takže zkreslení, klidové fluktuace a ztráta při vložení často kolísají s teplotou. Rozptýlejte teplo v blízkosti ASICů a klecí, chraňte průchody vzduchu a umístěte hodiny, testovací body a rozhraní pro správu tam, kde zůstane uvedení do provozu a diagnostika v terénu praktická.
Doporučený pracovní postup při navrhování
| Fáze návrhu | Doporučení | Proč je to důležité |
|---|---|---|
| Půdorys a zámek vrstvení | Umístěte ASICy, DDR, optiku a vysokorychlostní konektory před detailním vedením, poté zvolte vrstvení, které podporuje jak hustotu úniků, tak cíle ztrát. | Rozvržení telekomunikačních základních pásem obvykle selhávají, když jsou paměť, SERDES a napájení optimalizovány samostatně místo jako jeden systém řízený vrstvami. |
| Rozpis a rozpočet kanálu | Přiřaďte třídy linek, referenční přechody a strategie přesunů co nejdříve pro PCIe, Ethernet a zpětné spojovací cesty. | Pravidla pro včasné rozdělení zabraňují pozdějším přepracováním, když diferenciální páry ztrácí rezervu kvůli odbočkám, výměnám nebo přeplněným rohům BGA. |
| Ověření napájení a hodin | Před konečným vyvážením mědi zkontrolujte umístění regulátoru, hierarchii oddělení a nízko-kmitočtové hodiny. | Chyby v sekvenování a znečištěné napájení hodin způsobují nestabilní spojení i tehdy, když je nominální impedance stopy správná. |
| Připravenost na výrobu a uvedení do provozu | Rezervujte přístup k sondě, podporu hraničního skenování, mezery pro klece a měřitelné lišty ve všech kritických oblastech. | Telekomunikační desky s vysokým počtem vrstev jsou drahé na ladění, pokud je během optimalizace hustoty obětována testovací viditelnost. |
Klíčové oblasti návrhu telekomunikační báze
DDR a paměťové rozhraní
- • Udržujte DDR bajtové linky krátké, s ohledem na topologii a odkazované na nepřerušované roviny
- • Vyhněte se směrování paměťových skupin přes nesouvisející oblasti s vysokým proudem PDN zúžené oblasti
- • Rezervujte cesty s nízkou indukčností pro odrušení kolem řadiče paměti a kuliček PHY
- • Zkontrolujte délku odpovídající skutečné geometrii prolomení, nejen pravidlům logické třídy sítě
- • Chraňte Vref a oblasti hodin před hlukem spínačového regulátoru a zpětného vedení v kleci
SERDES, zpětná sběrnice a propojení fabric
- • Skupinové vedení podle rozpočtu ztrát a cesty konektoru místo pouze podle názvu sběrnice v schématu
- • Omezte nepoužité prostřednictvím děr a zpětného vrtání, když to vyžaduje okraj kanálu
- • Zachovat párové spojení a kontinuitu odkazů během přechodů přes mezanin a klec
- • Udržujte retimery, spínače a optiku uvnitř realistických tepelných a proudových obálek
- • Zkontrolujte navracení aktuálního spojování všude tam, kde pruhy protínají štěrbiny, stínění nebo dělené oblasti
Rozhraní pro časování, synchronizaci a správu
- • Oddělte hodinové signály s nízkým rozhozem a reference SyncE od hlučných buck regulátorů a ventilátorů GPIO
- • Správa tras Ethernet, I2C, PMBus a UART, kde je technici mohou bezpečně testovat
- • Použijte ochranu na straně konektoru na odhalené mědi, aniž by došlo ke zhoršení časových cest
- • Zdokumentujte pásek, zavedení a obnovení výchozích nastavení, aby se desky pro výměnu polí inicializovaly předvídatelně
- • Pečlivě plánujte sdílení referenčního signálu mezi logikou baseband, časovacími IC a vyměnitelnými moduly
Vyrobitelnost a spolehlivost
- • Vyberte vrstvy a vrtací struktury, které mohou výrobci opakovaně držet při zamýšleném objemu
- • Potvrďte tolerance pro prstencový kroužek, anti-pad a zpětné vrtání vůči zvolenému počtu vedení a počtu vrstev
- • Mechanicky podpírejte těžké klece, chladiče a shluky konektorů, než bude dokončeno ladění SI
- • Nechte měřitelné vodiče, resetování a hodiny pro spuštění bez závislosti na křehkých provizorních vodičích
- • Považujte možnost přepracování za návrhové omezení u drahých vícevrstvých telekomunikačních sestav
Související nástroje a zdroje
Kalkulačka impedance
Nastavte cíle impedance pro uplinky Ethernet, hodinové stromy, SERDES únikové trasy a dlouhé referenční přechody.
Ethernet Kalkulačka tras
Zkontrolujte měděné kabely, párové vedení a strategii konektorů pro řídicí a zpětné přenosové porty od 1G do 10G.
Kalkulačka impedance PCIe
Zkontrolujte ztrátově-rozpočtově citlivé PCIe linky mezi základními SoC, akcelerátory, přepínači a síťovými kartami (NIC).
__TERM___TERM_DDR4____TERM_DDR5____ Kalkulačka směrování
Ověřte topologii sběrnice paměti, strategii vyrovnání délek a předpoklady rozdělení před uzamčením vrstvy.
Zkontrolujte omezení základny telekomunikací před zmrazením rozvržení
Použijte impedance, Ethernet, PCIe, DDR a kalkulačky proudu k ověření vrstvení, trasování a předpokladů o mědi, které dominují riziku desky telecom baseband.
Často kladené otázky k PCB telekomunikační základní desky
Čím se design PCB telecom baseband liší od typické vestavěné desky?
Telekomunikační základní pásmové desky kombinují hustou paměť, vícegigaabitová propojení, přísné časování, dlouhé provozní cykly a drahou vícevrstvou výrobu. Rozvržení obvykle musí současně splňovat útlum kanálu, pořadí vedení, rozptyl tepla a přístup k údržbě.
Kdy bych měl uzamknout sestavu vrstev pro desku základní pásma?
Před podrobným rozpisem hlavních SoC, FPGA, DDR a optických nebo zpětných kanálů. Pokud se rozhodnutí o vrstvení opozdí, často je nutné později přepracovat třídy linek, velikosti anti-padu, struktury průchodek a referenční hodiny.
Potřebují desky telecom baseband vždy laminát s nízkými ztrátami?
Ne vždy. Mnoho desek může udržet FR-4 v oblastech s nižší rychlostí, ale dlouhé 25G plus kanály, husté zadní desky nebo přísnější rozpočty ztrát vkládání mohou ospravedlnit použití materiálů s nízkými ztrátami v kritické cestě.
Proč jsou testovací body a přístup pro ladění stále důležité na hustých telekomunikačních deskách?
Protože selhání v terénu a zpoždění při uvedení do provozu se u návrhů s vysokým počtem vrstev rychle stávají nákladnými. Přístupné hodiny, napájecí větve, resetovací a spravovací rozhraní snižují čas strávený izolováním problémů se signální integritou, sekvenováním a tepelnými problémy.
Související nástroje a zdroje
Kalkulačka impedance
KalkulačkaVypočítejte impedanci mikropásku a stripline
Kalkulačka diferenciální impedance
KalkulačkaNavrhujte diferenciální páry pro USB, HDMI, PCIe
Kalkulačka šířky spoje
KalkulačkaVypočítejte šířku spoje DPS pro vaše proudové požadavky
Kalkulačka proudu prokovů
KalkulačkaVypočítejte proudovou kapacitu a tepelné vlastnosti prokovů
Kalkulačka spojů FR4
MateriálVýpočty pro standardní materiál FR4
Kalkulačka impedance Rogers
MateriálVysokofrekvenční RF výpočty pro materiály Rogers